

## KOREAN PATENT ABSTRACTS

(11)Publication number: 1020020089998 A (43)Date of publication of application: 30.11.2002

(21)Application number: (22)Date of filing:

1020010029112

(71)Applicant:

SAMSUNG ELECTRONICS CO., LTD.

iling: 25.05,2001 (72)Inventor:

HWANG, IN SECK KO, JEONG DEOK

(51)Int. CI

H01L 21/31

## (54) METHOD FOR FORMING INTERLAYER DIELECTRIC OF SEMICONDUCTOR DEVICE

(57) Abstract

PURPOSE: An interlayer dielectric formation method of a semiconductor device is provided to prevent a dishing generating at a low density region by two-step polishing using a silica based sturry and a ceria based sturry.

HATEN TE

CONSTITUTION: An interlayer dielectric is formed on the semiconductor substrate(100) having transistors, a high density region(101) having high pattern density and a low density region(102) having low pattern density. A capping layer is formed on the interlayer dielectric, A planarized interlayer dielectric(152) is formed by two-step polishing of

the interlayer dielectric using the capping layer. That is, high topology portions of the interlayer dielectric and the capping layer are firstly polished by CMP(Chemical Mechanical Polishing) using a silica based slurry. Then, the exposed interlayer dielectric is selectively polished by CMP using a different polishing selectivity between the interlayer dielectric and the capping layer and using a ceria based slurry. A polysilicon layer or a SiON layer is used as the capping layer.

COPYRIGHT KIPO 2003

Legal Status
Date of final disposal of an application (00000000)
Date of registration (00000000)
Date of opposition against the grant of a patent (00000000)

## (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ... HDIL 21/31 (11) 공개번호 특2002-0089998

(43) 공개일자 2002년 11월 30일

(21) 출원번호	10-2001-0029112
(22) 출원일자	2001년 05월25일
(?1) 출원인	삼성전자 주식회사
	경기 수원시 팔달구 매탄3동 416번지
(72) 발명자	고정덕
	경기도수원시권선구권선동1265번지
	고용선
	경기도수원시팔달구영통동청명마을건영아파트424동1804호
	황인석
	경기도수원시팔달구영통동청명마율주공아파트401-703호
(74) 대리인	박상수
4087.NO	

## 

## 经经

본 발명은 미종막을 미용한 선택적 폴리싱공정을 통해 패턴밀도가 낮은 영역에서 디싱현상이 발생하는 것 을 방지할 수 있는 반도체 소자의 총간 절면막 형성방법에 관한 것이다.

본 발명의 반도체 소자의 총간 절면막 형성방법은 고밀도 영역에 패턴밀도가 높은 소정의 패턴이 형성되고, 저밀도 영역에 패턴밀도가 낮은 소정의 패턴이 형성된 반도체 기판을 제공하는 단계와: 상기 패턴을 포함한 반도체 기판의 고밀도영역 및 저밀도영역상에 총간 절연막을 형성하는 단계와; 상기 총간 절연막상에 캡핑층을 형성하는 단계와; 상기 캡핑층을 이용하여 상기 총간 절연막을 전탁적으로 폴리싱하여 상기 총간 절연막을 평탄화하는 단계와; 상기 캡핑층을 제거하는 단계를 포함한다.

## 445

## *52*0

## BAKE

## 도면의 관단환 설명

도 1a 내지 도 1c 는 종래의 반도체 소자의 총간 절면막 형성방법을 설명하기 위한 공정 단면도,

도 2a 내지 도 21는 본 발명의 실시예에 따른 반도체 소자의 총간 절면막 형성방법을 설명하기 위한 공정 단면도,

\*도면의 주요부분에 대한 부호의 설명\*

100 : 반도체 기판

101 : 패턴밀도가 높은 고밀도 영역

102 : 패턴밀도가 낮은 저밀도 영역

120, 125 : 게이트

121, 126 : 게이트 산화막

122, 127 : 폴리실리콘막

123, 128 : 금속 실리사이드막

130, 135 : 게이트 마스크

140, 145 : 게이트 스페이서

150 : 충간 절면막

152 : 평탄화된 총간 절연막

160 : 캡핑층

## 발명의 상세환 설명

## 监督의 목적

#### 발명이 속하는 기술분이 및 그 분야의 공리기술

본 발명은 반도체소자의 총간 절연막을 형성하는 방법에 관한 것으로서, 보다 구체적으로는 이종막(異種

膜)을 이용한 선택적 폴리싱공정을 통해 패턴밀도가 낮은 영역에서의 디싱현상을 방지할 수 있는 반도체 소자의 총간 절면막 형성방법에 관한 것이다.

도 1a 내지 도 1c는 증래의 반도체 소자의 총간 절연막(ILD, interlayer dielectric)을 형성하는 방법을 설명하기 위한 공정 단면도를 도시한 것이다.

도 1a를 참조하면, 반도체 기판(10)은 셀영역 등과 같은 패턴밀도가 높은 고밀도영역(11)과 주변영역 및 코이영역 등과 같은 패턴밀도가 낮은 저밀도영역(12)을 구비한다.

상기 반도체 기판(10)상에 각각 게이트 절연막(21), (26)을 포함한 게이트(20), (25)의 패턴이 형성되는데, 고밀도영역(11)에서는 게이트(20)가 패턴밀도가 높게 형성되며, 저밀도영역(12)에서는 게이트(25)가패턴밀도가 낮게 형성된다.

상기 고밀도영역(11) 및 저밀도영역(12)에 형성된 게이트(20)와 게이트(25)의 패턴은 동일한 구조를 갖는다. 즉, 상기 고밀도 영역(11)에 형성된 게이트(20)는 게이트 절면막(21)상에 형성된 폴리실리콘막(22)과 텅스텐 실리사이드막과 같은 금속 실리사이드막(23)의 적충막으로 이루어진다. 상기 게이트(20)상에는 잘화막 등으로 된 캡핑용 게이트 마스크(30)가 형성되고, 상기 게이트(20) 및 게이트 마스크(30)의 촉벽에는 질화막 등으로 된 스페이서(40)가 형성된다.

이와 마찬가지로, 상기 저밀도 영역(12)에 형성된 게이트(25)는 상기 게이트 절연막(26)상에 형성된 폴리 실리콘막(27)과 텅스텐 실리사이드막과 같은 금속실리사이드막(28)의 적총막으로 이루머진다. 상기 게이 트(25)상에는 절화막 등으로 된 캡핑용 게이트 마스크(35)가 형성되고, 상기 게이트(25) 및 상기 게이트 마스크(35)의 측벽에는 절화막 등으로 된 스페이서(45)가 형성된다.

도 Ib와 같이, 게이트(20), (25)가 형성된 반도체 기판(10)의 고밀도영역(11) 및 저밀도영역(12)상에 상기 고밀도영역(11)과 같이 패턴밀도가 높은 영역에서의 갭필(gap fill) 특성이 좋은 BPSG막(50)을 증착한다.

도 Ic와 같이, 옥사이드 슬러리(SiO, sturry)를 이용한 통상적인 실리카(silica) CMP(chemical mechanical polishing)공정을 진행하여 상기 BPS연막(50)을 폴리싱한다. 이로써, BPSG막(50)을 평탄화시켜 총간 절연막(51)을 형성한다.

그러나, 상기한 실리카 CMP 공정을 이용한 종래의 총간 절연막 형성방법은 다음과 같은 문제점이 있었다. 실리카 CMP 공정을 이용하여 총간 절연막을 평탄화시키는 방법은 반도체 기판의 전표면에 걸쳐 평탄화가 이루어진다. 그러나, 종래의 방법은 반도체 기판의 고밀도영역과 저말도영역의 패턴밀도에 (따라 총간 절 연막의 평탄도가 달라지게 된다.

즉, 게이트 패턴이 조밀하게 현성된 반도체 기판(10)의 고밀도영역(11)에서는 대체적으로 균일한 평탄도 가 얻어지지만, 게이트 패턴의 밀도가 낮은 저밀도영역(12)에서는 실리카 CMP 공정후 총간 절연막(51)의 표면이 오목해지는 디싱현상이 발생되는 문제점이 있었다. 이러한 디싱(dishing)현상은 후속 공정에서 공 정 결함을 유발하여 반도체 소자의 신뢰성을 저하시키는 문제점이 있었다.

또한, 저밀도 영역(12)에서 상기 총간 절연막(51)의 디싱현상이 발생함에 따라 저밀도영역(12)에 형성된 게이트(25)상부의 게이트 마스크(35)의 질화막이 손상되는 문제점이 있었다.

한편, 고밀도영역(11)에서는 실리카 CMP 공정후 게이트(20)와 총간 절연막(51)간에 단차가 발생하는 문제점이 있었다.

## 발명이 이루고자 하는 기술적 과제

본 발명의 목적은 상기한 비와같은 증래 기술의 문제점을 해결하기 위한 것으로서, 이증막을 이용한 선택적 졸리심방법을 통해 저밀도영역에서의 디심현상을 방지할 수 있는 반도체 소자의 총간 절연막 형성방법을 제공하는 데 그 목적이 있다.

본 발명의 다른 목적은 저밀도영역에서의 게이트 마스크용 질화막의 손상을 방지할 수 있는 반도체 소자의 충간 절연막 형성방법을 제공하는 데 그 목적이 있다.

본 발명의 또 다른 목적은 셀명역에서 균일한 토폴로지를 갖는 반도체 소자의 총간 절면막 형성방법을 제 공하는 데 그 목적이 있다.

본 발명의 또 다른 목적은 캡핑층을 이용하여 총간 절연막을 선택적으로 쫄리싱하여 줌으로써 디싱현상을 방지할 수 있는 반도체 소자의 총간 절연막 형성방법을 제공하는 데 그 목적이 있다.

## 발명의 구성 및 작용

미와 같은 목적을 달성하기 위한 본 발명은 고밀도 영역에 패턴밀도가 높은 소정의 패턴이 형성되고, 저 밀도 영역에 패턴밀도가 낮은 소정의 패턴이 형성된 반도체 기판을 제공하는 단계와; 상기 패턴을 포함한 반도체 기판의 고밀도영역 및 저밀도영역상에 총간 절면막을 형성하는 단계와; 상기 총간 절면막상에 캡 핑흥을 형성하는 단계와; 상기 캡핑총을 미용하여 상기 총간 절면막을 선택적으로 쫄리성하여 상기 총간 절면막을 평탄화하는 단계와; 상기 캡핑총을 제거하는 단계를 포함하는 반도체 소자의 총간 절연막 형성 방법을 제공하는 것을 특징으로 한다.

상기 총간 절면막의 평탄회방법은 상기 고밀도영역과 저밀도영역중 높은 토졸로지 부분의 총간 절면막과 캡핑총을 폴리싱하는 1차 CMP 단계와; 상기 캡핑총을 미용하여 1차 CMP 단계에서 노출된 총간 절연막을 선택적으로 폴리싱하는 2차 CMP 단계를 포함하는 것을 특징으로 한다.

상기 1차 CMP 단계는 옥사이드 슬러리를 사용하여 고밀도영역 및 저밀도영역중 높은 토졸로지부분의 캡핑

총 및 총간 절면막을 폴리싱하고 저밀도영역중 낮은 토폴로지부분의 캡핑층 및 총간 절연막은 그대로 남 겨두며, 상기 2차 CMP 공정은 세리아 슬러리를 이용하여 총간 절연막과 캡핑총의 선택비 차이에 의해 상 기 노출된 총간 절연막만을 폴리싱하는 것을 특징으로 한다.

상기 총간 절면막으로 BPSO막, USG막, HDP 산화막, SOG예열의 산화막중 해나를 사용하는 것을 특징으로 한다.

상기 고밀도 영역과 저밀도 영역에 형성된 패턴은 모두 게이트 절연막상에 게이트용 도전막이 형성되고, 상기 도전막상부에 게이트마스크가 형성되며, 상기 게이트 마스크 및 도전막의 촉벽에 스페이서가 형성된 게이트 패턴인 것을 특징으로 한다.

상기 캠핑총은 상기 총간 절연막과는 다른 이종막으로서 SiON 막 또는 폴리실리콘막중 하나를 사용하며, SiON막을 사용하는 경우에는 상기 SiON막과 게이트 마스크용 질화막간의 케미칼 선택비 차이를 이용하여 IF 계열의 케미칼로 제거하거나, 폴리실리콘막을 사용하는 경우 상기 폴리실리콘막과 게이트 마스크용 질 화막간의 케미칼 선택비 차이를 이용하여 폴리실리콘 메천트로 제거하는 것을 특징으로 한다.

또한, 본 발명은 패턴의 밀도가 높은 고밀도 영역과 패턴의 밀도가 낮은 저밀도영역을 구비하며, 상기 고 밀도 영역 및 저밀도영역에 각각 게이트 패턴이 형성된 반도체 기판을 제공하는 단계와: 상기 패턴을 포 합한 반도체 기판의 고밀도영역 및 저밀도영역상에 총간 절면막을 형성하는 단계와: 상기 총간 절연막상 에 캠핑총을 형성하는 단계와: 상기 고밀도영역 및 저밀도영역중 높은 토폴로지부분의 총간 절연막과 캠 핑총을 1차 CMP 공정을 통해 폴리상하는 단계와; 상기 1차 CMP 공정을 통해 노출된 총간 절연막만을 선택 적으로 폴리싱하여 상기 총간 절연막을 평탄화하는 단계와; 상기 캠핑총과 상기 게이트의 케미칼 선택비 를 이용하여 상기 캠핑총을 제거하는 단계를 포함하는 반도체 소자의 총간 절연막 형성방법을 제공하는 것을 특징으로 한다.

이하, 본 발명을 보다 구체적으로 설명하기 위하며 본 발명에 따른 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.

도 2a 내지 도 2f 는 분 발명의 실시예에 따른 반도체 소자의 총간 절연막을 형성하는 방법을 설명하기 위한 공정 단면도를 도시한 것이다.

도 2a를 참조하면, 반도체 기판(100)은 셀영역 등과 같은 패턴밀도가 높은 고밀도영역(101)과 주변영역 및 코마영역 등과 같은 패턴밀도가 낮은 저밀도영역(102)을 구비하며, 상기 반도체 기판(100)의 고밀도영 역(101)과 저밀도영역(102)에는 각각 게미트 절면막(121), (126)을 포함한 게이트(120), (125)가 형성된 다.

미때, 상기 반도체 기판(100)중 고밀도영역(101)에서는 게미트(120)의 패턴이 조밀하게(dense) 형성되어 패턴밀도가 높으며, 저밀도영역(102)에서는 게미트(125)의 패턴이 상대적으로 덜 조밀하게 형성되어 패턴 밀도가 낮다.

상기 반도체 기판(100)의 고밀도 영역(101) 및 저밀도영역(102)의 게이트(120), (125)의 패턴은 동일한 구조를 갖는다. 즉, 상기 고밀도영역(101)에 형성된 게이트(120)는 상기 게이트 절연막(121)상에 형성된 폴리실리콘막(122)과 텅스텐 실리사이드막과 같은 금속 실리사이드막(123)의 적총막으로 이루머진다. 상 기 게이트(120)상에는 질화막 등으로 된 게이트 캡핑용 게이트 마스크(130)가 형성되고, 상기 게이트 (120) 및 게이트 마스크(130)의 축벽에는 질화막 등으로 된 스페이서(140)가 형성된다.

한편, 상기 저밀도 영역(102)에 형성된 게이트(125)는 상기 게이트 절면막(126)상에 형성된 플리실리콘막 (127)과 텅스텐 실리사이드막과 같은 금속실리사이드막(128)의 적층막으로 이루어진다. 상기 게이트(12 5)상에는 절연막 등으로 된 게이트 캡핑용 게이트 마스크(135)가 형성되고, 상기 게이트(125) 및 상기 게 이트 마스크(135)의 측벽에는 질화막 등으로 된 스페이서(145)가 형성된다.

도 2b와 같이 각각 게이트(120), (125)가 형성된 고밀도영역(101)과 저밀도영역(102)을 구비한 반도체 기판(100)상에 총간 절연막(150)을 중착하고, 도 2c와 같이 상기 총간 절연막(150)상에 캡핑총(160)을 형성한다.

이때, 상기 총간 절면막(150)으로는 패턴밀도가 높은 고밀도영역(101)에서의 캡필(gap fill) 특성이 좋은 BPSD라, USG막, 고밀도 플라즈마(HDP) 산화막 또는 SDG(spin on glass) 계열의 산화막이 사용된다. 상기 캡핑총(160)으로는 상기 총간 절연막(150)과는 다른 미종막(異種膜)으로서, SION 막과 같은 무기 반사방 지막이 사용되거나 또는 폴리실리콘막이 사용된다.

상기 총간 절연막(150) 및 캡핑총(160)을 형성한 후 반도체 기판(100)의 표면 토폴로지를 살펴보면, 게이트(120)의 패턴밀도가 높은 고밀도영역(101)에서는 토폴로지가 높다. 그리고, 게이트(125)의 패턴밀도가 낮은 저밀도영역(102)에서는 상대적으로 토폴로지가 낮다.

도 2d와 같이, 상기 총간 절연막(151)을 1차로 옥사미드 술러리를 이용한 실리카 CMP공정을 통해 플리성한다. 상기 옥사이드 슬러리는 총간 절연막(151)과 상기 캠핍총(161)간의 식각 선택비가 1:1 이므로, 1차CMP 공정에서는 상기 총간 절연막(151)이 폴리성될 때 상기 캠핑총(161)도 함께 폴리성된다.

따라서, 옥사이드 슬러리를 미용한 1차 CMP 공정에서, 상대적으로 토폴로지가 높은 영역에서의 캡핑층 (161) 및 층간 절연막(151)은 함폐 식각되고, 토폴로지가 낮은 영역에서의 캡핑총(161)과 총간 절연막 (151)이 식각되지 않고 그대로 남아있게 된다.

즉, 토폴로지가 높은 고밀도영역(101)과 저밀도 영역(102)중 게이트(125)가 형성된 부분의 캡핑층(161) 및 총간 절연막(151)은 폴리싱되고, 상기 저밀도영역(102)의 토폴로지가 낮은 부분에서는 캡핑층(161)과 총간 절연막(151)이 폴리싱되지 않고 그대로 존재한다.

도 2e와 같이, CeO, 슬러리를 이용한 세리아 CMP 공정을 통해 2차로 상기 총간 절면막(152)을 폴리싱한다. 세리아 슬러리를 이용한 2차 CMP 공정은 상기 총간 절면막(152)과는 다른 이중막으로 된 캡핍총(162)을 이용하며 상기 고밀도경역(101) 및 저밀도영역(102)의 총간 절연막(152)을 선택적으로 폴리싱하는 것이다.

상기 2차 CMP 공정은 고밀도 영역(101) 및 저밀도영역(102)의 게이트(120), (125)상의 게이트 마스크 (130), (135)가 노출될 때까지 수행된다. 따라서, 고밀도영역(101)의 게이트(120)와 총간 절연막(152)간 의 단차를 발생되지 않는다.

상기 세리아 슬러리는 1차 폴리싱된 총간 절연막(152)과 캡핍총(162)간의 식각 선택비가 큰 슬러리이므로, 캡핑총(162)은 식각되지 않고 총간 절연막(152)인 산화막만 식각하게 된다.

따라서, 상기 캡핑층(162)에 의해 덮혀져 있는 저밀도영역(102)의 총간 절면막(152)은 캡핑층(162)에 의해 상기 세리마 슬러리에 의해 폴리싱되지 않고 그대로 남아있게 되고, 상기 캠핑층(162)에 의해 덮혀져 있지 않은 노출된 고밀도영역(101) 및 저밀도(102)의 총간 절연막(152)만이 폴리싱된다.

즉, 고밀도 영역(101) 및 저밀도영역(102)중 높은 토폴로지를 갖는 부분에서는 상기 총간 절연막(152)이 폴리싱되고, 저밀도영역(102)중 낮은 토폴로지를 갖는 부분에서는 캡핑총(162)에 의해 폴리싱되지 않으므로, 기판(100)의 전면에 걸쳐 총간 절연막(162)은 균일한 토폴로지를 갖는다.

도 2f와 같이, 저밀도영역(102)에 남아있는 캡핍층(162)을 제거하면 본 발명의 실시예에 [다른 평탄회된 층간 절연막(152)이 얻어진다. 최종적으로 얻어지는 총간 절연막(152)은 캡핑춍(162)을 이용한 선택적 폴 리싱공정에 의해 평탄화되므로, 주변영역이나 코아영역 등과 같은 저밀도영역(102)에서 총간 절연막(15 2)의 디싱현상은 일어나지 않게 되어 균일한 평탄도를 갖게 된다.

상기 저밀도 영역(102)에 남마있는 캠핍총(162)은 게미트(125)상에 형성된 게미트 마스크(135)용 잘화막과 캠핑총(162)의 케미칼 선택비 특성을 미용하여 제거한다.

즉, 상기 캡핑층(162)으로 폴리실리콘막이 사용된 경우에는 캡핍층(162)의 폴리실리콘막과 게이트 마스크 (135)의 질화막간의 케미칼 선택비 차이를 이용하며 폴리실리콘 에천트(poly-Si etchant)로 제거한다.

한편, 상기 캡핑층(162)으로 SiON막과 같은 무기 반사방지막을 사용하는 경우에는 캡핍층(162)의 SiON 막과 게이트 마스크(135)인 질화막간의 케미칼 선택비 차이를 이용하여 배 계열의 케미칼로 제거한다.

상기한 바외같은 본 발명의 총간 절면막(152)은 1차 실리카 CMP 공정을 통해 폴리싱되고, 2차 세리아 CMP 공정을 통해 총간 절면막과는 다른 이종막을 이용하며 폴리싱되므로써, 주변영역이나 코마영역과 같은 저 밀도영역(102)에서 디싱현상이 발생되지 않는다.

따라서, 상기 2차 CMP 공정에서 세리마 슬러리를 이용하여 총간 철연막(151)만을 선택적으로 폴리싱하며 줌으로써, 셀영역과 같은 고밀도영역(101)에서 게이트 마스크(120)용 질화막과 총간 절연막(152)간의 단차가 발생되지 않는다.

또한, 주변영역 및 코아영역과 같은 저밀도영역(102)에서는 디싱현상의 발생이 방지되므로, 저밀도영역 (102)에서의 평탄화된 표면을 얻을 수 있을 뿐만 아니라 게이트 마스크(135)용 질화막의 손상을 방지할 수 있다.

본 발명의 실시예에 [L라 총간 절면막을 형성하면, 평탄화된 총간 절면막이 얻어지므로, 후속공정 즉 포 토공정, SAC(self align contact)을 형성하기 위한 CMP공정 및 탕스텐 플러그를 형성하기 위한 CMP공정에 서의 공정마진을 충분히 확보할 수 있는 이점이 있다.

## 显得의 豆子

상기한 바라같은 본 발명의 총간 절면막의 형성방법에 따르면, 1차로 실리카 CMP 를 사용하며 총간 절연 막을 즐리심하고, 상기 총간 절연막과는 다른 미종막을 캡핍총으로 미용하며 2차로 세리마 CMP를 미용하 며 쫄리심하므로써, 저밀도영역에서의 디싱현상이 없는 평탄화된 총간 절연막을 형성할 수 있는 미점이 있다. 또한, 디싱현상이 발생되지 않으므로, 저밀도영역에서의 게미트 마스크용 잘화막의 손상을 최소화 할 수 있는 미점이 있다.

게다가, 세리아 CMP 공정시 캡핑층을 이용하며 총간 절연막만을 쫄리싱하며 줌으로써 고밀도영역에서는 게이트 마스크와 총간 절연막간의 단차발생을 방지할 수 있는 이점이 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하 기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

## (57) 평구의 병위

## 청구함 |

고밀도 영역에 패턴밀도가 높은 소정의 패턴이 형성되고, 저밀도 영역에 패턴밀도가 낮은 소정의 패턴이 형성된 반도체 기판을 제공하는 단계와;

상기 패턴을 포함한 반도체 기판의 고밀도영역 및 저밀도영역상에 총간 절연막을 형성하는 단계와;

상기 총간 절연막상에 캡핑총을 형성하는 단계와;

상기 캡핑층을 이용하여 상기 총간 절연막을 선택적으로 폴리싱하여 상기 총간 절연막을 평탄화하는 단계 와;

상기 캡핑층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 총간 절면막 형성방법.

#### 청구항 2

제 1 항에 있어서, 상기 총간 절연막의 평탄화방법은

상기 고밀도영역과 저밀도영역중 높은 토폴로지 부분의 총간 절연막과 캡핑총을 폴리싱하는 1차 CMP 단계와;

상기 캡핑총을 이용하며 1차 CMP 단계에서 노출된 총간 절연막을 선택적으로 폴리싱하는 2차 CMP 단계를 포함하는 것을 특징으로 하는 반도체 소지의 총간 절연막 형성방법.

## 청구함 3

제 2 항에 있어서, 상기 1차 CMP 단계는 목사이드 슬러리를 사용하며 고밀도영역 및 저밀도영역중 높은 토플로지부분의 캡핑층 및 총간 절연막을 폴리싱하고 저밀도영역중 낮은 토폴로지부분의 캡핑층 및 총간 절연막은 그대로 남겨두는 것을 특징으로 하는 반도체 소자의 총간 절연막 형성방법.

#### 청구한 4

제 3 항에 있어서, 상기 2차 CMP 공정은 세리아 슬러리를 미용하여 총간 절연막과 캡핑총의 선택비 차이에 의해 상기 노풀된 총간 절연막만을 쫄리심하는 것을 특징으로 하는 반도체 소자의 총간 절연막 형성방법.

## 청구항 5

제 4 항에 있어서, 상기 총간 절연막으로 BPSG막, USG막, HDP 산화막, SDG예열의 산화막중 하나를 사용하는 것을 특징으로 하는 반도체 소자의 총간 절연막 형성방법

#### 청구한 6

제 5 항에 있어서, 상기 캡핑총으로 상기 총간 절연막과는 다른 이종막을 사용하는 것을 특징으로 하는 반도체 소자의 총간 절연막 형성방법.

#### 청구항 7

제 6 항에 있어서, 상기 캡핑층으로 SiON 막 또는 폴리실리콘막중 하나를 사용하는 것을 특징으로 하는 반도체 소자의 총간 절연막 형성방법

#### 청구항 8

제 1 항에 있어서, 상기 고밀도 영역과 저밀도 영역에 형성된 패턴은 모두 게이트 절면막상에 게이트용 도전막이 형성되고, 상기 도전막상부에 게이트마스크가 형성되며, 상기 게이트 마스크 및 도전막의 촉벽 에 스페이서가 형성된 게이트 패턴인 것을 특징으로 하는 반도체 소자의 총간 절연막 형성방법.

#### 처그하다

제 8 함에 있어서, 상기 캡펌층으로 SiON 막 또는 폴리실리콘막중 해나를 사용하고, 상기 게이트 마스크로 질화막을 사용하는 것을 특징으로 하는 반도체 소자의 총간 절연막 형성방법.

#### 천 구하 10

제 9 항에 있어서, 상기 캡핑총은 상기 게이트 마스크와의 케미칼 선택비를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 총간 절연막 형성방법.

## 청구항 11

제 10 항에 있어서, 상기 캠핍층으로 SiON막을 사용하는 경우 상기 SiON막과 게이트 마스크용 질화막간의 케미칼 선택비 차이를 이용하며 HF 계열의 케미칼로 제거하는 것을 특징으로 하는 반도체 소자의 총간 절 연막 형성방법.

#### 청구항 12

제 10 항에 있어서, 상기 캡핑층으로 폴리실리콘막을 사용하는 경우 상기 폴리실리콘막과 게이트 마스크용 질화막간의 케미칼 선택비 차이를 이용하여 폴리실리콘 에천트로 제거하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법

#### 청구항 13

패턴의 밀도가 높은 고밀도 영역과 패턴의 밀도가 낮은 저밀도영역을 구비하며, 상기 고밀도 영역 및 저 밀도영역에 각각 게이트 패턴이 형성된 반도체 기판을 제공하는 단계와;

상기 패턴을 포함한 반도체 기판의 고밀도영역 및 저밀도영역상에 총간 절연막을 형성하는 단계와;

상기 총간 절연막상에 캡핑총을 형성하는 단계와;

상기 고밀도영역 및 저밀도영역중 높은 토폴로지부분의 총간 절연막과 캡핑총을 1차 CMP 공정을 통해 쫄 리싱하는 단계와;

상기 1차 CMP 공정을 통해 노출된 총간 절면막만을 선택적으로 폴리싱하며 상기 총간 절연막을 평탄화하는 단계와;

상기 캡핑층과 상기 게이트의 케미칼 선택비를 이용하여 상기 캡핑층을 제거하는 단계를 포함하는 것을

특징으로 하는 반도체 소자의 총간 절연막 형성방법.

#### 청구항 14

제 13 항에 있어서, 상기 1차 CMP 공정은 실리카 슬러리를 이용하고, 상기 2차 CMP 공정은 세리아 슬러리를 이용하는 것을 특징으로 하는 반도체 소자의 총간절연막 형성방법.

#### 청구한 19


제 13 항에 있어서, 상기 캡핑총으로 폴리실리콘막 또는 SiON막과 같은 무기 반사방지막중 하나를 사용하며, 상기 총간 절연막으로 BPSG막, USG막, HDP 산화막, SOG계열의 산화막중 하나를 사용하는 것을 특징으로 하는 반도체 소자의 총간절연막 형성방법.

## 청구항 16


제 13 항에 있어서, 상기 게이트 패턴은 게이트 절연막상에 형성된 게이트 및 상기 게이트상에 형성된 질 회막으로된 게이트 마스크를 포함하는 것을 특징으로 하는 것을 특징으로 하는 반도체 소자의 총간절연막 형성방법

EU .


£0118




5B16




£₽10




£2/20




*52*5




**EB**20




⊊Bl2d



£020





# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
$\square$ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER.

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.